TRABAJOS FIN DE MáSTER curso: 2021-22
Aceleración del codificador de vídeo usando arquitectura multicore Xeon Phi |
Descripcion y Objetivos
VVC ha sido desarrollado por el JCT-VC para reemplazar a su predecesor, el estándar HEVC. El objetivo principal de VVC es mejorar significativamente los prestaciones de Rate-Distortion (RD) comparado con HEVC para hacer posible nuevas aplicaciones, como las resoluciones mayores que las de Alta Defición (HD) (como 4K, 3840x2160 píxeles, y 8K, 7680x4320 píxeles). Con el esfuerzo colaborativo de muchos expertos, VVC puede proveer aproximadamente el doble de compresión que los estándares hasta ahora usados manteniendo la misma calidad, a costa sin embargo de costes computacionales extremadamente superiores y hacen que las implementaciones concretas sean un tanto ineficientes si se presigue alcanzar ejecución en tiempo real.
Afortunadamente, muchos de estos códecs, el código del codificador puede ser paralelizado, y el auge de las arquitecturas paralelas ha hecho esta opcion muy interesante. En concreto ya no es dificil encontrar arquitectura de procesador con múltiples cores que favoren la ejecución de aplicaciones en varios hilos, pero realmente las aplicaciones están preparadas para ejecutarse de forma parelela? En este TFM se persigue la idea de diseñar un algoritmo que "rompa" esas dependecias secuenciales para permitir la ejecución paralela del codificador de vídeo VVC y, para ir más allá, se propone usar como arquitectura parelela el nuevo co-procesador multi-hilo desarrollado por Intel, el denominado Xeon Phi. Para tal fin, podemos ayudarnos de la librería openMP que permite distribuir varios hilos entre diferentes nodos de procesamiento con el fin de reducir el proceso de codificación mientras se mantegan unas prestaciones de calidad y compresión aceptables.
Metodología y Competencias
Para el desarrollo del TFM se seguirán los siguientes pasos/etapas:
- Revisión de los conceptos básicos sobre codificación de vídeo
- Revisión de los conceptos de OpenMP y de las arquitecturas Xeon Phi
- Desarrollo de un algoritmo paralelo multi-hilo sobre el codificador VVC
- Evaluación de rendimiento
- Escritura de la memoria
Este TFM permite completar las siguientes competencias:
[CE4] Capacidad para modelar, diseñar, definir la arquitectura, implantar, gestionar, operar, administrar y mantener aplicaciones, redes, sistemas, servicios y contenidos informáticos.
[CE10] Capacidad para comprender y poder aplicar conocimientos avanzados de computación de altas prestaciones y métodos numéricos o computacionales a problemas de ingeniería.
[CE15] Capacidad para la creación y explotación de entornos virtuales, y para la creación, gestión y distribución de contenidos multimedia.
[CE16] Realización, presentación y defensa, una vez obtenidos todos los créditos del plan de estudios, de un ejercicio original realizado individualmente ante un tribunal universitario, consistente en un proyecto integral de Ingeniería en Informática de naturaleza profesional en el que se sinteticen las competencias adquiridas en las enseñanzas.
Medios a utilizar
Los medios software como son las librerías son de acceso público y los medios hardware como las máquinas donde ejecutar la aplicación se dispone de varias de ellas en el i3a, donde el alumno tendrá acceso
Bibliografía
[1] ITU-T and ISO/IEC JTC 1, Versatile Video Coding, Rec. ITU-T H.266 and ISO/IEC 23090-3 (VVC), July 2020.
[2] B. Bross et al., "Overview of the Versatile Video Coding (VVC) Standard and its Applications". IEEE Transactions on Circuits and Systems for Video Technology, doi: 10.1109/TCSVT.2021.3101953. 2021.
[3] VTM software repository, vesion VTM-7.0. Available online: https://vcgit.hhi.fraunhofer.de/jvet/VVCSoftware_VTM.2021.
[4] https://es.wikipedia.org/wiki/Intel_MIC
[5] https://es.wikipedia.org/wiki/OpenMP
Tutores CUENCA CASTILLO, PEDRO ÁNGEL CEBRIAN MARQUEZ, GABRIEL | Alumno
|
|