Tecnologías Específicas

Tecnologías de la Información

Descripcion y Objetivos

La codificación de video es una tarea fundamental en el mundo moderno, utilizada en aplicaciones que van desde la transmisión de video en línea hasta la realidad aumentada. En este contexto, los estándares de codificación de video, como el Versatile Video Coding (VVC) y los que van más allá de VVC (Beyond VVC), representan los últimos avances en técnicas de compresión de video, ofreciendo mejoras significativas en calidad y eficiencia en comparación con los estándares anteriores. Sin embargo, estas mejoras también incrementan la complejidad computacional, lo que demanda una mayor capacidad de procesamiento para alcanzar rendimientos en tiempo real. En este sentido, optimizar la ejecución multihilo de estos codificadores resulta clave para sacar el máximo provecho de los procesadores modernos.

 

Este proyecto tiene como objetivo principal optimizar la ejecución multihilo de codificadores VVC y Beyond VVC en la arquitectura de procesador Intel Raptor Lake. Esta última generación de procesadores de Intel es de diseño asimétrico, lo que significa que combina núcleos de "rendimiento" (P-cores) con núcleos "eficientes" (E-cores), permitiendo así una ejecución más adaptativa de tareas según sus demandas computacionales. Este diseño heterogéneo plantea desafíos y oportunidades en cuanto a cómo asignar las tareas de codificación de video de manera que se maximice el rendimiento mientras se minimiza el consumo energético.

La optimización de la ejecución multihilo de estos codificadores requiere un análisis detallado de cómo se dividen las cargas de trabajo entre los diferentes núcleos del procesador. Posteriormente, será necesario establecer cómo estas tareas pueden asignarse de manera eficiente a los diferentes tipos de núcleos en el Intel Raptor Lake, tomando en cuenta factores como la latencia y el paralelismo disponible en cada etapa del proceso de codificación.

 

Metodología y Competencias

Se llevarán a cabo reuniones periódicas quincenales en las que se hará un control del progreso del siguiente plan de trabajo:

1. Revisión de los conceptos básicos sobre codificación de vídeo.
2. Revisión del estado del arte y otros trabajos relacionados en la literatura.
3. Revisión de los códigos de referencia de VTM (y beyond VTM) y sus CTCs para la codificación de vídeo.
4. Revisión de las funcionalidades de la arquitectura de procesador Intel Raptor Lake.
5. Diseño e implementación de las pruebas a realizar.
6. Evaluación de las prestaciones
7. Escritura de la memoria.

Las competencias desarrolladas a lo largo de este proyecto son:

[TI2] Capacidad para seleccionar, diseñar, desplegar, integrar, evaluar, construir, gestionar, explotar y mantener las tecnologías de hardware, software y redes, dentro de los parámetros de coste y calidad adecuados.

[TI6] Capacidad de concebir sistemas, aplicaciones y servicios basados en tecnologías de red, incluyendo Internet, web, comercio electrónico, multimedia, servicios interactivos y computación móvil.

 

Medios a utilizar

Todos los recursos software que se utilizarán para la realización de este TFG tales como codificadores de vídeo, librerías, etc. son de libre disposición. Cualesquiera medios hardware requeridos por el alumno o alumna para su realización podrán ponerse a su disposición en la ESII o en el I3A.

 

Bibliografía

[1] ITU-T VCEG and ISO/IEC MPEG, Versatile Video Coding, Rec. ITU-T H.266 and ISO/IEC 23090-3 (VVC), Feb. 2021.

[2] B. Bross et al., "Overview of the Versatile Video Coding (VVC) Standard and its Applications," in IEEE Transactions on Circuits and Systems for Video Technology, vol. 31, no. 10, pp. 3736-3764, Oct. 2021, doi: 10.1109/TCSVT.2021.3101953.

[3] Fraunhofer Versatile Video Encoder (VVenC) software repository. Available online: https://github.com/fraunhoferhhi/vvenc. Retrieved. Nov. 2021.

[4] VTM software repository. Available online: https://vcgit.hhi.fraunhofer.de/jvet/VVCSoftware_VTM. Retrieved: Nov. 2021.

[5] J. Chen et al., "Algorithm description for Versatile Video Coding and Test Model 11." Tech. rep. JVET-T2002. Available online: https://jvet-experts.org/doc_end_user/current_document.php?id=10541. Retrieved: Nov. 2021.

[6] La microarquitectura híbrida 'Raptor Lake' de los procesadores Intel Core de 13ª generación. (https://www.xataka.com/componentes/microarquitectura-hibrida-raptor-lake-procesadores-intel-core-13a-generacion-explicada)