cambiar a curso:   2016-17   2018-19


Grado en Ingeniería Informática


TRABAJOS FIN DE GRADO
curso: 2017-18

Aceleración del codificador de video HEVC usando GPUs


Tecnologías Específicas

Ingeniería de Computadores
Tecnologías de la Información
 


Descripcion y Objetivos

En los últimos años se ha experimentado un espectacular aumento de los contenidos multimedia. Desde los teléfonos móviles hasta los televisores, pasando por los ordenadores, tabletas o videoconsolas, existen multitud de dispositivos que tienen unas capacidades multimedia muy marcadas. Hoy en dia, los usuarios demandan un acceso rápido y creciente a estos contenidos, de los que el vídeo es parte fundamental. El tráfico multimedia cada vez es mas importante en Internet. Actualmente, este tráfico suma el 29% del tráfico total, y se espera que para 2017 crezca hasta el 69%.
Los codecs de vídeo minimizan el tamaño ocupado por los vídeos intentando alterar su calidad lo menos posible, pero este proceso es muy costoso computacionalmente. Afortunadamente, muchos de estos códecs, el código del codicador puede ser paralelizado, y el auge de las arquitecturas paralelas ha hecho esta opcion muy interesante. Debido a que el aumento de la potencia de cómputo de los núcleos de proceso de las Unidades Centrales de Proceso (CPU) se ha ralentizado desde hace algún tiempo, se han impuesto nuevas alternativas que mitigan este estancamiento.
Es por ello que surgen los procesadores multinucleo, donde varios núcleos conviven en un único procesador. Sin embargo, en los últimos años, un nuevo dispositivo ha atraído mucho la atención de los programadores: las Unidades de Procesamiento Grafi co (GPU). Estos elementos, pensados inicialmente para procesos gráficos, se  flexibilizaron, consiguiendo ejecutar codigo de proposito general, proporcionando mayores capacidades de cómputo que las CPUs contemporaneas, dando lugar a General Purpose GPU (GPGPU).
El objetivo de este TFG, por tanto es el de paralelizar alguna parte de un codificador de vídeo en una arquitectura heterogénea basada en GPU para conseguir reducir el coste computacional y mantener las mejores prestaciones de calidad y tasa de bits del vídeo codificado

 


Metodología y Competencias

Para el desarrollo del TFG se seguirán los siguientes pasos/etapas:
- Revisión de los conceptos básicos sobre codificación de vídeo
- Revisión de los conceptos de OpenCL

- Desarrollo de un algoritmo paralelo para llevar a la GPU sobre el codificador HEVC
- Optimización de los códigos OpenCL de la aplicación
- Evaluación de rendimiento 

- Escritura de la memoria

Este TFG permite completar la competencia específica [TI6] de la Intensificación de Tecnologías de la Información, y las competencias [IC2][IC3][IC7] de la Intensificación de Ingeniería de Computadores.

 


Medios a utilizar

Los medios software como son las librerías son de acceso público y los medios hardware como las máquinas donde ejecutar la aplicación se dispone de varias de ellas en el i3a, donde el alumno tendrá acceso. 

 


Bibliografía

[1]  ITU-T and ISO/IEC JTC 1: Advanced Video Coding for Generic Audiovisual Services. ITU-T Rec. H.264/AVC and ISO/IEC 14496-10 (including SVC extension). March 2010.

[2]  H. Schwarz, D. Marpe and T. Wiegand, “Overview of the Scalable Video Coding Extension of the H.264/AVC Standard”, IEEE Transactions on Circuits and Systems for Video Technology, vol. 17, n. 9, pp: 1103-1120, September 2007.

[3]  Bross, Benjamin. Han, Woo-Jin. Ohm, Jens-Rainer. Sullivan, Gary J. Wang, Ye-Kui. Wiegand, Thomas. “High efficiency video coding (HEVC) text specification draft 10 (for FDIS & Consent)”. JCTVC-L1003. Enero, 2013

[4] https://es.wikipedia.org/wiki/OpenCL

 


Tutores


CUENCA CASTILLO, PEDRO ÁNGEL
CEBRIAN MARQUEZ, GABRIEL
 

Alumno


ARTEAGA RUIZ, GONZALO